2FSK调制与解调系统设计

[摘 要]FSK是数字调制的一种方法，其原理是利用数字信号的离散取值特点通过开关对载波的

频率进行键控，所产生的信号称为FSK信号。该信号使得数字信号可以在带通信道中进行传输。本次课程设计就是在EDA实验板上用VHDL语言来实现FSK的调制解调系统。采用键控法对载波进行调制，用过零检测法对调制信号进行解调。用4级移位寄存器产生伪随机序列作为调制信号。仿真成功后下载到实验板上，通过示波器分别观察调制信号和已调波；调制信号和解调信号，与波形仿真结果相同，但由于噪声的影响，使得示波器的波形有毛刺。

[关键词]FSK调制解调，VHDL，键控法，过零检测法 [中图分类号] TN761.2 [文献标志码] A

FSK modulation and demodulation

[Abstract]FSK is a method of digital modulation, the principle is the use of digital signal characteristics

of discrete values by switching on the carrier frequency shift keying, the resulting signal as FSK signals. This signal allows the digital signal can be transmitted with a communication channel. The course design is used in the EDA VHDL language test board to achieve FSK modulation and demodulation system. By keying of the carrier modulation, zero-detection method used to demodulate the modulated signals. Shift register with four pseudo-random sequence generated as the modulation signal. Simulation successfully downloaded to the experimental board, were observed by the oscilloscope signal and the modulated wave modulation; modulation signal and demodulated signal, and waveform simulation results are the same, but because of noise, making the oscilloscope waveform has glitches.

[Key words] FSK modulation and demodulation; VHDL;Shift Keying;zero-crossing detection method.

1. 绪论

在通信系统中，基带数字信号在远距离传输，特别是在有限带宽的高频信道如无线或光纤信道上传输时，必须对数字信号进行载波调制，这在日常生活和工业控制中被广泛采用。数字信号对载波频率调制称为频移键控即FSK。FSK是用不同频率的载波来传送数字信号，用数字基带信号控制载波信号的频率，是信息传输中使用较早的一种调制方式。它的主要特点是：抗干扰能力较强，不受信道参数变化的影响，传输距离远，误码率低等。在中低速数据传输中，特别是在衰落信道中传输数据时，有着广泛的应用。但传统的FSK调制解调器采用\"集成电路+连线\"的硬件实现方式进行设计，集成块多、连线复杂且体积较大，特别是相干解调需要提取载波，设备相对比较复杂，成本高。本文基于FPGA芯片，采用VHDL语言，利用层次化、模块化设计方法，提出了一种2FSK调制解调器的实现方法。

调制信号是二进制数字基带信号时，这种调制称为二进制数字调制。在二进制数字调制中，载波的幅度、频率和相位只有两种变化状态。相应的调制方式有二进制振幅键控(2ASK)，二进制频移键控(2FSK)和二进制相移键控(2PSK)。2FSK就是用两种不同频率的载波来传送数字信号。特别适合应用于衰落信道，其占用频带较宽，频带利用率低，实现起来较容易，抗噪声与抗衰减的性能较好，在中低速数据传输中得到了广泛的应用。

近几年来,由于微电子技术的迅猛发展,使得FPGA/CPLD的性能指标如规模、功能、时间等性能越来越好, FPGA/CPLD在数字系统设计中占据了越来越重要的位置。而随着器件的发展，开发环境也进一步得到优化。FPGA/CPLD程序的设计可用Ahera公司的MAX+PlusⅡ软件开发系统来实现，它为用户提供了良好的开发环境，包含有丰富的库资源，很容易实现各种电路设计，它支持多种输入方式，并有极强的仿真系统。它最大的优点是支持在线调试。这对于长期从事电路设计调试者来说极大地提高了效率，缩短了产品开发和市场之间的距离，标志着EDA(Electronic Desi gn Automation)技术的成熟。

随着电子计算机的普及，数据通信技术正迅速发展。数字频率调制是数据通信中常见的一种调制方式。频移键控(FsK—Frequency Shift Keying) 方法简单，易于实现，并且解调不须恢复本地载波，可以异步传输，抗噪声和抗衰落性能也较强。因此，FSK调制技术在通信行业得到了广泛地应用，并且主要适用于用于低、中速数据传输。

2. 方案及原理

2.1 2FSK调制解调的基本原理

频移键控是利用载波的频率变化来传递数字信息。在2FSK中，载波的频率随二进制基带信号在f1和f2两个频率点间变化。故其表达式为：

典型波形如图2.1，一个2FSK信号可以看成是两个不同载频的2ASK信号的叠加。因此，2FSK信号的时域表达式又可写成：

式中：g(t)为单个矩形脉冲，脉宽为Ts；

ax是ax的反码，若ax=1，则ax=0；若ax=0，则ax=1，于是

n和n分别是第n个信号码元的初相位。在移频键控中，n和n不携带信息，通常可令和为零。

图2.1 2FSK调制解调原理波形图

2.2 方案的比较与选择

2.2.1 2FSK调制方案的比较与选择

2FSK信号产生的方法主要有两种。一种可以采用模拟电路来实现（即直接调频法）；另一种可以采用键控法来实现。

所谓直接调频法，就是用数字基带信号去控制一个振荡器的某种参数而达到改变振荡频率的目的。原理图如图2.2所示：

图2.2 直接调频法原理框图

键控法就是在二进制基带矩形脉冲序列的控制下通过开关电路对两个不同的频率源进行选通，使其在每一个码元Ts期间输出f1或f2两个载波之一。其原理如图2.3所示，将产生二进制FSK信号。图中，数字信号控制两个振荡器。门电路（即开关电路）和按数字信号的变化规律通断。若门打开，则门关闭故输出为f1，反之则输出f2。这种方法的特点是转换速度快、波形好，而且频率稳定度可以做得很高。频率键控法还可以借助数字电路来实现。

图2.3 键控法原理框图

以上两种FSK信号的调制方法的差异在于：由直接调频法产生的2FSK信号在相邻码元之间的相位是连续变化的。（这一类特殊的FSK，称为连续相位FSK（Continous-Phase FSK，CPFSK））而键控法产生的2FSK信号，是由电子开关在两个的频率源之间转换形成，故相邻码元之间的相位不一定连续。 我组采用键控法来产生2FSK信号，主要基于以下3个原因：

1：MAX+PlusⅡ所用的实验板以数字信号为主，而键控法用VHDL语言和逻辑电路很容易实现。

2：直接调频法产生的移频键控信号虽易于实现，但由于是同一振荡器产生两个不同频率的信号，在频率变换的过渡点相位是连续的，其频率稳定度较差。而且这种方法产生的FSK信号频移不能太大，否则振荡不稳，甚至停振，因而实际应用范围不广，仅适用于低速传输系统。

3：频率键控法是用数字矩形脉冲控制电子开关，使电子开关在两个的

振荡器之间进行转换，从而在输出端得到不同频率的已调信号。由于产生f1和f2载频是由两个的振荡器实现，则输出的2FSK信号的相位是不连续的。这种方法的特点是转换速度快，波形好，频率稳定度高，电路不甚复杂，在实用中可以用一个频率合成器代替两个的振荡器,再经分频链，进行不同的分频，也可得到2FSK信号。

2.2.2 2FSK信号解调方案的比较与选择

数字调频信号的解调方法很多，如相干检测法、包络检波法、过零检测法、差分检测法等。下面就滤波+包络检波法、相干解调法、非相干解调法、过零检测法和差分检测法进行介绍。 1：滤波+包络检波法

2FSK信号的包络检波法解调框图如图2.4示，其可视为由两路2ASK解调电路组成。这里，两个带通滤波器（带宽相同，皆为相应的2ASK信号带宽；中心频率不同，分别为f1、f2起分路作用，用以分开两路2ASK信号，上支路对应

取出它们的包络

及

，下支路对应

，经包络检测后分别

；抽样判决器起比较器作用，把两路包络信号同时送

及

的

到抽样判决器进行比较，从而判决输出基带数字信号。若上、下支路抽样值分别用

表示，则抽样判决器的判决准则为：

图2.4 滤波+包络检波法原理框图

2：相干解调法

相干解调的具体电路是同步检波器，原理框图如图2.5示。图中两个带通滤波器的作用同于包络检波法，起分路作用。它们的输出分别与相应的同步相干载波相乘，再分别经低通滤波器滤掉二倍频信号，取出含基带数字信息的低频信号，抽样判决器在抽样脉冲到来时对两个低频信号的抽样值决规则同于包络检波法），即可还原出基带数字信号。

图2.5 相干解调法原理框图

3：非相干解调法

经过调制后的2FSK数字信号通过两个不同的数字滤波器f1、f2滤除不需要的信号，然后将这两种经过滤波的信号经过包络检波器检波，最后将两种信号同时输入到抽样判决器同时外加抽样脉冲，最后解调出来的信号就是调制前的输入信号。其原理框图如图2.6所示：

图2.6 非相干解调法原理框图

进行比较判决（判

4：过零检测法

我位时间内信号经过零点的次数多少，可以用来衡量频率的高低。数字调频波的过零点数随不同载频而异，故检出过零点数可以得到关于频率的差异，这就是过零检测法的基本思想。过零检测法方框图及各点波形如图2.7示。在图中，2FSK信号经限幅、微分、整流后形成与频率变化相对应的尖脉冲序列，这些尖脉冲的密集程度反映了信号的频率高低，尖脉冲的个数就是信号过零点数。把这些尖脉冲变换成较宽的矩形脉冲，以增大其直流分量，该直流分量的大小和信号频率的高低成正比。然后经低通滤波器取出此直流分量，这样就完成了频率——幅度变换，从而根据直流分量幅度上的区别还原出数字信号“1”和“0”。

图2.7：零检测法原理框图及各点波形图

5：差分检波法

差分检波法的原理如图2.8示，输入信号经接收滤波器滤除带外无用信号后被分成两路，一路直接送到乘法器（平衡调制器），另一路经时延τ送到乘法器，相乘后再经低通滤波器提取信号。解调的原理可作如下说明：设输入为

Acos(0)t，它与时延之波形的乘积为Acos(0)tAcos(0)(t)。

若用低通滤波器除去倍频分量，则其输出为

V(A22)COS(0)。

可见，V是角频率偏移的函数，但却不是一个简单的函数关系。现在我们

是当地选择使cos00

则有sin0=1，故此有V(A22)sin 当02时 或 V(A22)sin 当02时 若角频偏较小；<<1，则有V(A22) 当02时 或 V(A22) 当02时

由此可见，当满足条件cos00及<<1时，输出电压V将与角频偏呈线性关系。这是鉴频特性所要求的。

差分检波法基于输入信号与延迟的信号相比较，信道上的延迟失真，将同时影响相邻信号，故不影响最终的鉴频效果。实践表明，当延迟失真为0时，这种方法的检测性能不如普通鉴频法，但当有较严重延迟失真使，它的性能要比鉴频法优越。不过差分检波法的实现将要受条件cos00的。

图2.8 差分检波原理框图

6：解调方案的选择

由于过零检测法用vhdl语言实现相对容易，且对于数字信号来说，过零检测法较其他三种分析方法更简单，因此我们决定用过零检测法来实现FSK信号的解调。

3. 实验设计

3.1 2FSK信号调制系统的设计

3.1.1 2FSK信号调制系统的设计原理

根据键控法调制的原理，需要一个时钟信号和两个载波f1和f2，以及一个数据选择器（这是调制的关键，其主要作用是在“1”时选通一个载波，在“0”时让另一路载波通过）。对于数字基带信号（也就是调制信号），我们可以用伪随机序列发生器来产生。2FSK的原理框图如图9所示。其中，伪随机序列发生器可以看作是一个基带信号源，在实际应用中，可以由具体信号源来替代。11.8KHz时钟信号经过分频器产生2950Hz、1475Hz和368.75Hz三个频率信号，368.75Hz信号用来产生368.75KH的伪随机伪随机序列信号。2选1数据选择器由伪随机序列信号控制在2950Hz和1475Hz两个信号中选择一个输出。

图3.1 2FSK调制系统原理框图

3.1.2.分频器

分频器是数字电路中最常用的电路之一，在FPGA的设计中也是使用效率非

常高的基本设计。基于FPGA实现的分频电路一般有两种方法：一是使用FPGA 芯片内部提供的锁相环电路，如 ALTERA 提供的PLL（Phase Locke Loop），Xilin提供的DLL（Delay Locked Loop）；二是使用硬件描述语言，如VHDL、Verilog HDL 等。使用锁相环电路有许多优点，如可以实现倍频；相位偏移；占空比可调等。但FPGA 提供的锁相环个数极为有限，不能满足使用要求。因此使用硬件描述语言实现分频电路经常使用在数字电路设计中，消耗不多的逻辑单元就可以实现对时钟的操作，具有成本低、可编程等优点。

此次实验中，我组就采用VHDL来实现分频器的功能。实现起来非常方便。 3.1.3伪随机序列发生器

伪随机码是数字通信中重要信码之一，常作为数字通信中的基带信号源，应用于干扰码、误码测试、扩频通信、保密通信等领域。伪随机序列又叫M序列，可由线性移位寄存器网络产生。该网络由n级串联的双态器件，移位脉冲产生器和模2加法器组成，下面以4级移位寄存器为例，说明伪随机序列的产生：

规定移位寄存器的状态是各级从右至左的顺序排列而成的序列，这样的状态叫正状态或简称状态。反之，称移位寄存器状态是各级从左至右的 次序排列而成的序列叫反状态。例如，初始状态是0001，那么an-4=0，an-3=0，an-2=0，an-1=1。如果反馈逻辑为an= an-3⊕an-4，对于初始状态为0001，经过一个时钟节拍后，各级状态自左向右移到下一级，未级输出一位数，与此同时模2加法器输出值加到移位寄存 器第一级，从而形成移位寄存器的新状态，下一个时钟节拍到来又继续上述过程。未级输出序列就是伪随机序列。其产生的伪随机序列为 an=100110101111000100110101111000…，这是一个周期为15的周期序列。改变反馈逻辑的位置及数量还可以得到更多不同的 序列输出。 从上述例子可以得到下列结论：

1、线性移位寄存器的输出序列是一个周期序列。

2、当初始状态是0状态时，线性移位寄存器的输出全0序列。 3、级数相同的线性移位寄存器的输出序列和反馈逻辑有关。 4、同一个线性移位寄存器的输出序列还和起始状态有关。

5、对于级数为r的线性移位寄存器，当周期p＝2n1时，改变移位寄存器初始状态只改变序列的初相。这样的序列称为最大长度序列或m序列，简称nrz。 3.1.4数据选择器

在数字信号的传输过程中，有时需要从一组输入数据中选出某一个来，这是就要用到一种叫做数据选择器（或称多路开关）的逻辑电路。这一过程恰与数据分配器相反，在英文中数据分配器Demultiplexer是用来对K路的数据选择与分配的操作。实现数据选择功能的逻辑电路称为数据选择器。数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去，它的作用相当于多个输入的单刀多掷开关。

3.2 2FSK信号解调系统的设计

3.2.1 2FSK信号解调系统的设计原理

由过零点检测原理可以知道,FSK信号的过零点次数反映了原始信号的规律,所以只要某种方法能够分析出FSK信号的过零点次数,然后根据调制时原始信号和调制频率的关系（即当调制信号为“1”时，选通载波f1，当调制信号为“0”时，选通载波f2），就可以解调出原始信号。通过对调制信号、时钟信号、两个载波f1和f2以及2FSK调制信号的观察，我们发现对调制信号的任何一个码元，如果可以知道该载波的频率，就可以判断调制信号是“1”还是“0”。因此信号的解调框图如图10所示。因为FPGA只能产生数字信号，所以假设图 中的调制信号FSK已经是经过数模转换的

数字FSK信号。

图3.2 2FSK解调系统原理框图

3.2.2时钟计数器C

由于要计算调制信号一个周期内的过零点次数，所以用时钟计数器来计算调制信号的周期，如果时钟频率与FSK调制信号频率fclk：fnrz=1：11那么表示每11个CLK时钟周期发送一个FSK调制信号,即当从0递增到10时,一个调制信号传输结束。在本次试验中，每32个CLK时钟周期就发送一个FSK调制信号，所以在本程序里当q从0递增到31时，就是一个调制信号。 3.2.3计数器Q

由FSK调制原理可知FSK信号是由2种不同频率的载波来传递数字信号的，由于载波频率不同，所以在一个调制信号周期中包含的载波周期个数不同，又根据过零检测法原理，通过检测一个信号传输周期内的过零点次数来判断基带信号。由于上升沿的个数就相当于FSK信号过零点的个数，那么计数器的主要功能就是在调制信号的一个周期内，对信号X的上升沿进行计数。例如在此次试验中，当调制信号为“1”时，通过载波f1，为“0”时，通过载波f2，故在“1”时有载波f1的周期8个，“0”时有载波f2的周期4个。 3.2.4判决器D

判决器的作用主要是在调制信号的一个周期内，对计数器m的值进行判决。

判决门限值根据调制信号和基带信号的频率的比值决定。如CLK时钟信号经4分频得到载波f1，而f1：fnrz=8：1，CLK经8分频有f2，f2：fnrz=4：1，即表示在一个FSK调制信号码元中有8个周期的载波f1或者有载波f2 4个周期，则判决门限值x可以选择x=8也可以选择x=4。这样通过判决器就可以恢复出原始的基带信号。判决器的门限也可以选6或者7，好处是使得解调器有一定的容错能力，能更好的解调出基带信号。

4. 程序仿真及结果分析

4.1 MAX+PlusⅡ系统简介

4.1.1开发工具

Altera公司的MAX+PlusⅡ开发系统是一个完全集成化、易学、易用的可编程逻辑设计环境，它可以在多种平台上运行。它拥有开放的界面，可与其它工业标准的设计输入、综合与校验工具相连接。它是与结构无关的设计环境。其设计输入、处理和校验功能集成在统一的开发环境下，含有丰富的设计库、支持VHDL( VHSIC Hardware Description Language)硬件描述语言。MAX+PlusⅡ采用自顶向下的设计方法(TDD)，设计流程为：设计输入——项目编译——项目校验——器件编程。 4.1.2设计输入

MAX+PlusⅡ软件的设计输入方法很多，主要有以下三种：原理图输入、文本输入和波形输入。MAX+PlusⅡ为实现不同的逻辑宏功能提供了大量的图元和

宏功能符号。其中Prim图元库中包含基本的逻辑块电路，mf宏功能库包含所有74系列芯片，mega 、lpm参数化模块库包括参数化模块、高级模块等。利用MAX+PlusⅡ提供的Graphic Editor可以方便地应用这些图元 和宏 功 能符 号进 行 原 理 图的编辑输 入 。 文本设计输 入方 法主要用来实 现以VHDL语言形式或VHDL语言形式书写的文件。VHDL是Altera Hardware Description Language的缩写，它是Altera的硬件描述语言；VHDL是一种符合IEEE标准的高级硬件行为描述语言。二者均适合于大型、复杂的设计。MAX+Plus1I提供了Text Editor，用来输入HDL设计文件，通过编译就可以将这些语言表达的逻辑映射到Altera的器件中去。MAX+PlusⅡ Waveform Ed itor用于建立和编辑波形文件。Compiler先进的波形综合算法，可以根据用户定义的输入及输出波形自动生成逻辑关系，自动为状态机分配状态位和状态变量。 4.1.3项目编译

MAX+PlusⅡ编译器可以检查项目中的错误并进行逻辑综合，将项目最终设计结果加载到Altera器件中去，并为模拟和编程产生输出文件。 4.1.4项目校验

设计校验过程包括设计仿真和定时分析,其作用是测试逻辑操作和设计的内部定时。MAX+PlusⅡ仿真器可以对编译期问生成的二进制仿真网表进行功能、定时的仿真。 4.1.5器件编程

器件编程，也称烧写，是指MAX+PlusⅡProgrammer使用Compiler生成的编程文件对Altera器件编程。编程过程可通过配套的编程适配器连接微机到应用板的JAG接口上来实现。

4.2 2FSK调制系统的仿真及结果分析

4.2.1分频器的仿真

为了方便使用，此次实验所做的分频器可以将CLK时钟信号分别进行2分频，4分频，8分频，16分频和32分频，其中我们选用4分频信号作为载波f1，选用8分频信号作为载波f2，32分频用作伪随机序列发生器的时钟信号。

仿真波形图：

图4.1 分频器仿真波形图

封装图：

图4.2 分频器封装图

4.2.2 M序列发生器的仿真

本设计中的M序列发生器是一种通过带有两个反馈抽头的4级反馈移位寄存器产生的一串“100110101111000”循环序列。

原理图：

图4.3 M序列发生器仿真原理图

仿真波形图：

图4.4 M序列发生器仿真波形图

封装图：

图4.5 M序列发生器封装图

4.2.3数据选择器的仿真

数据选择器用来选择两个载波，一个是经过CLK 4分频得到的载波f1，代表数字基带信号“1”，另一个是经CLK 8分频得到的载波f2，代表数字基带信号“0”。 仿真波形图：

图4.6 数据选择器的仿真波形图

封装图：

图4.7 2选1数据选择器封装图

4.2.4调制系统电路仿真

根据图3.1，将分频器、M序列发生器、2选一数据选择器一一连接起来，就得到如图4.8所示的2FSK调制系统的整体电路。对该电路进行编译，正确之后进行波形仿真，就得到如图4.9所示的波形图。图中clk是时钟信号，nrz4是数字基带信号，nrz4_code是被nrz4调制后的信号，设定若数字基带信号是高电平时让f1输出，若为低电平则输出f2，观察可得在nrz4高电平的时候，输出的波形与f1相同，在nrz4低电平的时候，输出地波形与f2波形相同。所以输出波形表现为时密时疏，这就是2FSK调制系统完成的波形，仿真成功。 原理图：

图4.8 2FSK调制系统电路

仿真波形图：

图4.9 2FSK调制系统的波形仿真

封装图：

图4.10 调制模块的封装图

示波器显示的调制信号结果：

图4.11 示波器显示的调制信号结果

从图中可以明显的分辨出有两种不同频率的载波。可见示波器的波形与图4.9相似，说明程序正确，在EDA实验板上烧制成功。

从以上图中可以看出输出的波形有毛刺，这是由于信号在FPGA器件中通过逻辑单元连线时，一定存在延时。延时的大小不仅和连线的长短和逻辑单元的数目有关，而且也和器件的制造工艺、工作环境等有关。因此，信号在器件中传输的时候，所需要的时间是不能精确估计的，当多路信号同时发生跳变的瞬间，就产生了“竞争冒险”。这时，往往会出现一些不正确的尖峰信号，这些尖峰信号就是“毛刺”。另外，由于FPGA以及其它的CPLD器件内部的分布电容和电感

对电路中的毛刺基本没有什么过滤作用，因此这些毛刺信号就 会被“保留”并传递到后一级，从而使得毛刺问题更加突出。

为了消除这些毛刺，若使用逻辑分析仪器，一般来说，使用状态采集的方法，有些在定时方式下采集到的毛刺，就看不到了。

4.3解调系统电路仿真

解调系统是用VHDL语言直接实现的，所以不存在电路的连接问题，将程序输入后，进行编译，无误后建立波形文件，加入管脚，进行波形仿真。

原理图：

图4.12 2FSK解调系统电路

仿真波形图：

图4.13 2FSK解调系统波形仿真图

仿真结果如图4.13所示。从图中可以看出输入调制信号in和输出解调信号out之间存在着一个周期的时延。

封装图：

图4.14 解调模块的封装图

示波器显示的解调信号结果：

图4.15：示波器显示的解调信号结果

从图中可以看出解调信号相对数字基带信号延迟了一段时间。从图中的开始时刻起，两个波形的形状相同。

4.4调制解调系统整体仿真及结果分析

将调制与解调两个模块连接起来就构成了2FSK信号调制解调系统，进行仿真得到结果。 原理图：

图4.16 调制解调系统整体仿真原理图

仿真波形图：

图中数字基带信号为“nrz4”

图4.17：调制解调系统整体仿真波形图

调制信号输出为“tz” 解调信号输出为“jiet”

观察波形图可知解调信号与数字基带信号相同，且延迟数字基带信号32个CLK时钟周期，即一个伪随机序列周期。

整个系统的仿真结果与预计的波形无较大出入，可以断定这个系统的工作是正常的，接下来可以将程序烧到EDA实验板上，观察波形，是否与仿真结果一致。

图4.18 2FSK调制解调波形图放大后

这是调制解调系统的仿真图放大后的结果，1是计数器Q，2是时钟计数器C，3是解调信号的波形，从图中可以看到，在4的时候，解调信号由低电平变为高电平，这是因为在编写解调程序时，设置当计数器Q大于等于6时，输出

为高电平，当小于6时，输出为低电平。因此，当计数器Q发现已满足高电平条件， 就设置为高电平了，在5时，发现计数器Q满足低电平条件，所以将其置为低电平。