您好,欢迎来到星星旅游。
搜索
您的当前位置:首页一种基于VHDL语言的频率计的设计与实现

一种基于VHDL语言的频率计的设计与实现

来源:星星旅游
科 一科I技l论l坛 谭华 种基于VHDL语言的频率计的设计与实现 (邢台职业技术学院电气系,河北邢台054035) 摘要:采用VHDL语言,运用自顶向下的设计思想,将系统按功能逐层分割的层次化设计方法,使用MUX+plus2集成开发环境进行编辑,实 现频率计的设计。给出了基于VHDL语言的频率计的设计的顶层设计方框图。 关键词:VHDL;自预向下;频率计 SPLAY。其系统方块图如图2所示。 相比传统的电路系统的设计方法,EDA技 DI术采用硬件描述语言描述电路系统,包括电路 的结构、行为方式、逻辑功能及接口。VHDL具 有多层次描述系统硬件功能的能力,支持自顶 向下和基于库的设计特点。设计者不必了解硬 件结构。从系统设计人手,在顶层进行系统方框 图的划分和结构设计,在方框图一级用VHDL 对电路的行为进行描述,并进行仿真和纠错,然 后在系统一级进行验证,最后再用逻辑综合优 化工具生成具体的门级逻辑电路的网表,下载 到具体的CPLD器件中去,从而实现可编程的 ASIC的设计 测信号作为计数脉冲,通过计数器实现其对被 运用现代电子设计工具,采用VHDL语言 在CPLD器件上实现频率计的设计,能够进行 4位十进制数字显示,其频率测量范围为1O~ 9999kHz,测量单位为kHz。量程能够自动转换 (即测几十到几百千赫兹(kHz)时有小数点显 示,前者显示小数点后2位,后者显示小数点后 1位)。具有体积小、可靠性高、功耗低的特点。 1设计原理 频率计的基本原理是用一个频率稳定度高 的频率源作为基准时钟,对比测量其他信号的 频率。通常情况下计算每秒内待测信号的脉冲 个数,此时我们称闸门时间为1s。闸门时间也 可以大于或小于1s。闸门时间越长,得到的频 率值就越准确,但闸门时间越长则每测一次频 率的间隔就越长 。闸门时间越短,测得频率值 刷新就越快,但测得的频率精度就受影响。 根据频率计的原理,考虑到频率计设计的 要求,频率计设计的总体框图如图1所示。 图2频率计系统方块图 2.1防抖电路 测信号的计数功能。 在此电路中,令时钟周期大于欲滤去的窄 3仿真波形 脉冲宽度,经过电路处理,只有宽脉冲被识别, 仿真波形图如图3所示。 窄脉冲滤去。 2.2显示模 块 显示模块 采用分时复用 的方式逐个扫 描,对几个显示 模块逐个扫描 进行显示,显示 图3仿真波形图 模块的选择信号通过模四计数器来实现。 4 FPGA实现 2.3分频模块 本设计选用Altera公司的EPM7128sLC84 频率计只占该芯片部分资 由于所选时钟信号为20MHz时钟信号,通 6 FPGA芯片实现,过分频电路产生片选信号,防抖动电路周期信 源,其余资源作为它用。 结语 号,闸门信号。所谓的分频器实际上就是一个计 —图1频率计设计的总体框图 2设计思路 在设计考虑中将时钟分到5Hz,形成一个 固定的0.2s的闸门时间,被测信号通过0.Is的 闸门进入计数器进行计数,而在0.1s的低电平 内不计数,将计数器清零,以便下一次计数。为 满足题意,被测信号为几十千赫兹(KHZ)时,显 示##.##kHz;被测信号为几百千赫兹(kHz)时, 显示#槲.#kHz;被测信号为几千千赫兹(kHZ) 时,显示堋#非Hz。采用时分复用的方法控制4 个数码管的显示。 该系统共有5个模块组成,分别为分频模 块DIVIDEFRE4、防抖电路DEBOUNCE、计数 模块FRETEST、锁存器模块FRELATCH和 数器,计数器对20MHz信号进行计数,每当计 数到49999时输出一个脉冲信号,从而得到 400Hz时钟信号,又以400Hz时钟信号作为脉 冲信号,经过一个2分频电路得到200Hz时钟 信号作为显示模块的片选信号。以200Hz时钟 信号作为脉冲信号,经过一个8分频电路得到 25Hz时钟信号作为防抖动电路的周期信号。以 200Hz时钟信号作为脉冲信号,经过一个4O分 频电路得到5Hz时钟信号作为闸门信号。 2.4锁存器模块 锁存器模块的主要作用是将计数模块的各 项输出值锁存,设置锁存器的好处是显示的数 据稳定。复位信号有效时对锁存器清零,闸门信 号到来时对数据进行锁存。 2.5计数模块 计数模块用于对被测信号进行计数,以被 本设计实现了频率计的设计,在EDA试验 开发平台上,利用EPM7128SLC84—6 FPGA芯 片产生所需的数据,再通过数码管显示输出,试 验表明其性能良好。采用这样的设计可以简化 硬件的开发和制造过程,而且使硬件体积大大 减小,并提高了系统的可靠性。同时在基本电路 模块基础上,不必修改硬件电路,通过修改 VHDL源程序,增加一些新功能,满足不同用户 的需要,实现数字系统硬件的软件化。 参考文献 『1]顾斌,赵明忠,姜志鹏.数字电路EDA设计 『M].西安:西安电子科技大学出版社,2004:6—7. [2】赵鑫,蒋亮,齐兆群.VHDL与数字电路设计 fM1.北京:机械工业出版社,2005:106—109. 作者简介:谭华,男,助教,邢台职业技术学 院电气系教师。 一18— 

因篇幅问题不能全部显示,请点此查看更多更全内容

Copyright © 2019- stra.cn 版权所有 赣ICP备2024042791号-4

违法及侵权请联系:TEL:199 1889 7713 E-MAIL:2724546146@qq.com

本站由北京市万商天勤律师事务所王兴未律师提供法律服务